一種3D NAND存儲單元模組、存儲器以及制作方法
基本信息
申請?zhí)?/td> | CN201910560500.3 | 申請日 | - |
公開(公告)號 | CN110277396A | 公開(公告)日 | 2019-09-24 |
申請公布號 | CN110277396A | 申請公布日 | 2019-09-24 |
分類號 | H01L27/11529;H01L27/11551;H01L27/1157;H01L27/11578 | 分類 | 基本電氣元件; |
發(fā)明人 | 焦圣杰 | 申請(專利權(quán))人 | 英特爾半導(dǎo)體(大連)有限公司 |
代理機(jī)構(gòu) | 北京永新同創(chuàng)知識產(chǎn)權(quán)代理有限公司 | 代理人 | 英特爾半導(dǎo)體(大連)有限公司;英特爾公司 |
地址 | 116000 遼寧省大連市經(jīng)濟(jì)技術(shù)開發(fā)區(qū)淮河?xùn)|路 | ||
法律狀態(tài) | - |
摘要
摘要 | 提供一種3D NAND存儲單元模組。該存儲單元模組包括:堆疊結(jié)構(gòu),所述堆疊結(jié)構(gòu)包括交錯布置的絕緣材料層與導(dǎo)電材料層;溝道層,所述溝道層沿著垂直于所述堆疊結(jié)構(gòu)的方向延伸貫穿所述絕緣材料層和所述導(dǎo)電材料層;以及半導(dǎo)體插塞,所述半導(dǎo)體插塞位于所述溝道層的端部,所述半導(dǎo)體插塞包括與所述溝道層相接觸的導(dǎo)電加強(qiáng)結(jié)構(gòu),用于提高所述溝道層的電子遷移率。 |
