NOR閃存電路及數(shù)據(jù)寫入方法

基本信息

申請?zhí)?/td> CN202010986623.6 申請日 -
公開（公告）號 CN112201291B 公開（公告）日 2021-08-17
申請公布號 CN112201291B 申請公布日 2021-08-17
分類號 G11C16/08;G11C16/14;G11C16/24;G11C16/26 分類 信息存儲;
發(fā)明人 聶虹;趙岳 申請（專利權(quán)）人 中天弘宇集成電路有限責(zé)任公司
代理機(jī)構(gòu) 上海光華專利事務(wù)所（普通合伙） 代理人 施婷婷
地址 201203 上海市浦東新區(qū)中國（上海）自由貿(mào)易試驗(yàn)區(qū)盛夏路61弄張潤大廈1號2層201、202室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種NOR閃存電路及數(shù)據(jù)寫入、讀取、擦除方法，包括：NOR存儲陣列，源端電壓選擇單元，阱電壓選擇單元，字線選通單元，位線選通單元，數(shù)據(jù)讀出單元及模擬電壓產(chǎn)生單元。數(shù)據(jù)寫入時(shí)將源極浮空，阱電極接地；待寫入數(shù)據(jù)的存儲單元所在位線施加第一正向電壓、字線施加第二正向電壓。數(shù)據(jù)讀取時(shí)將源極接地，阱電極接地；待讀取數(shù)據(jù)的存儲單元的字線施加第三正向電壓、位線選通并輸出數(shù)據(jù)。數(shù)據(jù)擦除時(shí)源極及阱電極接第五正向電壓；待擦除數(shù)據(jù)的存儲單元所在位線浮空、字線施加負(fù)向電壓。本發(fā)明通過操作步驟的改進(jìn)優(yōu)化，可降低存儲單元的有效溝道長度，進(jìn)而縮減存儲器面積，同時(shí)提高效率、降低功耗。