3D NAND閃存編程方法

基本信息

申請(qǐng)?zhí)?/td> CN202011050195.2 申請(qǐng)日 -
公開（公告）號(hào) CN112365913B 公開（公告）日 2021-09-03
申請(qǐng)公布號(hào) CN112365913B 申請(qǐng)公布日 2021-09-03
分類號(hào) G11C16/10;G11C16/12;G11C16/16;G11C16/34 分類 信息存儲(chǔ);
發(fā)明人 聶虹;陳精緯 申請(qǐng)（專利權(quán)）人 中天弘宇集成電路有限責(zé)任公司
代理機(jī)構(gòu) 上海光華專利事務(wù)所（普通合伙） 代理人 施婷婷
地址 201203 上海市浦東新區(qū)中國(guó)（上海）自由貿(mào)易試驗(yàn)區(qū)盛夏路61弄張潤(rùn)大廈1號(hào)2層201、202室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種3DNAND閃存編程方法，包括：S1)提供3DNAND閃存陣列，清除殘余電荷；S2)選通上部子存儲(chǔ)模塊所在位線；S3)于待編程的存儲(chǔ)單元的漏極上施加漏極電壓，并將源極浮空；S4)于待編程的存儲(chǔ)單元的柵極上施加編程電壓，完成編程；S5)完成上部子存儲(chǔ)模塊的編程后，在上部子存儲(chǔ)模塊保持編程狀態(tài)的情況下，選通下部子存儲(chǔ)模塊所在位線重復(fù)步驟S3)及步驟S4)以實(shí)現(xiàn)對(duì)下部子存儲(chǔ)模塊的編程。本發(fā)明的3DNAND閃存編程方法基于三次電子碰撞原理完成編程，編程時(shí)的柵極電壓遠(yuǎn)小于現(xiàn)有的隧穿(F?N)編程方式的柵極電壓，且編程時(shí)間短，可有效降低功耗并避免相鄰存儲(chǔ)單元之間的干擾，提高編程效率。