一種基于解析方法的總體FPGA自動(dòng)化布局方法

基本信息

申請(qǐng)?zhí)?/td> CN201710019566.2 申請(qǐng)日 -
公開（公告）號(hào) CN108287932B 公開（公告）日 2021-09-21
申請(qǐng)公布號(hào) CN108287932B 申請(qǐng)公布日 2021-09-21
分類號(hào) G06F30/392（2020.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王似飛;葉翼;李小南;吳昌 申請(qǐng)（專利權(quán)）人 上海復(fù)旦微電子集團(tuán)股份有限公司
代理機(jī)構(gòu) 上海信好專利代理事務(wù)所（普通合伙） 代理人 潘朱慧
地址 200433上海市楊浦區(qū)國泰路127號(hào)復(fù)旦科技園4號(hào)樓
法律狀態(tài) -

摘要

摘要 一種基于解析方法的總體FPGA自動(dòng)化布局方法，包含：S1將約束信息及電路網(wǎng)表信息通過映射打包輸入；S2將用戶約束的時(shí)延信息通過靜態(tài)時(shí)延分析器輸入；S3將各電路單元模塊按照用戶指定的物理約束自動(dòng)布局在芯片物理設(shè)計(jì)中的對(duì)應(yīng)位置，包括輸入輸出布局、全局時(shí)鐘布局、初始布局、總體布局、合法化布局和詳細(xì)布局；總體布局是根據(jù)電路單元模塊的初始位置和電路拓?fù)溥B接，采用基于混合步長調(diào)整策略的共軛梯度法求解，針對(duì)不同級(jí)別的電路單元模塊、布局狀態(tài)，動(dòng)態(tài)調(diào)整步長計(jì)算方式，分布電路單元模塊；S4輸出電路網(wǎng)表信息。本發(fā)明對(duì)芯片版圖進(jìn)行快速自動(dòng)化布局，使線網(wǎng)的線長和時(shí)延滿足用戶約束；通過調(diào)整總體布局中步長優(yōu)化策略，優(yōu)化布局質(zhì)量和速度。