一種用于2.5D封裝FPGA的全局布局方法

基本信息

申請?zhí)?/td> CN202010058580.5 申請日 -
公開（公告）號 CN113139361A 公開（公告）日 2021-07-20
申請公布號 CN113139361A 申請公布日 2021-07-20
分類號 G06F30/392（2020.01）I;G06F30/34（2020.01）I;G06F30/367（2020.01）I 分類 計算；推算；計數(shù);
發(fā)明人 李寧;徐烈偉;吳昌;沈鳴杰;俞軍 申請（專利權(quán)）人 上海復(fù)旦微電子集團股份有限公司
代理機構(gòu) 上海元好知識產(chǎn)權(quán)代理有限公司 代理人 張妍;周乃鑫
地址 200433上海市楊浦區(qū)邯鄲路220號
法律狀態(tài) -

摘要

摘要 一種用于2.5D封裝FPGA的全局布局方法，通過一個線長估計函數(shù)定義線長約束條件，通過一個懲罰代價函數(shù)來約束超長線路SLL，通過一個時鐘柵欄區(qū)域代價函數(shù)來處理時鐘約束，通過一個基于3D泊松方程的三維模塊分布成本函數(shù)來約束模塊分布，將2.5D封裝FPGA的全局布局方法表示為一個包含了線長估計函數(shù)、懲罰代價函數(shù)、時鐘柵欄區(qū)域代價函數(shù)和三維模塊分布成本函數(shù)的無約束優(yōu)化問題，將無約束優(yōu)化問題表述為具有線性約束的可分離優(yōu)化問題，采用近端群域ADMM求解可分離優(yōu)化問題，運用時鐘約束合法化來進行詳細(xì)布局，從而實現(xiàn)布局合法化。本發(fā)明加快了布局計算時間，在滿足時鐘約束和線長約束的基層上顯著減少了超長線路，得到了更加有效的合法化布局結(jié)果。