一種超高速數(shù)據(jù)接口ESD防護(hù)芯片及其制造方法

基本信息

申請(qǐng)?zhí)?/td> CN201810066545.0 申請(qǐng)日 -
公開（公告）號(hào) CN108461489A 公開（公告）日 2018-08-28
申請(qǐng)公布號(hào) CN108461489A 申請(qǐng)公布日 2018-08-28
分類號(hào) H01L27/02;H01L21/822 分類 基本電氣元件;
發(fā)明人 薛維平 申請(qǐng)（專利權(quán)）人 上海芯石半導(dǎo)體股份有限公司
代理機(jī)構(gòu) - 代理人 -
地址 201203 上海市浦東新區(qū)中國(guó)(上海)自由貿(mào)易試驗(yàn)區(qū)祖沖之路1077號(hào)2幢1152-B室
法律狀態(tài) -

摘要

摘要 本申請(qǐng)涉及一種超高速數(shù)據(jù)接口SED芯片及其制造方法。大數(shù)據(jù)時(shí)代，各種高速接口應(yīng)運(yùn)而生，目前主流的USB3.0，HDMI2.0，以及未來的USB4.0，HDMI3.0，用以滿足天量數(shù)據(jù)傳輸，導(dǎo)致對(duì)超高速接口的ESD防護(hù)提出更高要求，防護(hù)芯片的電容要求更低，封裝尺寸要求更小，Ipp要求更大，然而芯片尺寸和Ipp是正比關(guān)系，目前市面上用雙層外延加溝槽工藝，制造的芯片電容值在0.5pF左右，此發(fā)明采用超高阻1000Ω.cm的P型單晶襯底，通過疊加串聯(lián)整流管，可以降低結(jié)電容至0.15pF以下，老工藝用到了14次光刻，此發(fā)明只用了7次光刻，兩個(gè)電極均從正面引出，特別適合倒裝封裝，芯片無需減薄到150um以下，只需減薄到200um，降低了碎片率，省去了外延和溝槽這種復(fù)雜難控的工藝，省去了背面金屬工藝，更重要的是提升了芯片的有效尺寸，同樣的封裝Ipp更大了。