基于FPGA的速度濾波器算法

基本信息

申請?zhí)?/td> CN202011230924.2 申請日 -
公開（公告）號 CN112379346A 公開（公告）日 2021-02-19
申請公布號 CN112379346A 申請公布日 2021-02-19
分類號 G01S7/41(2006.01)I 分類 測量；測試;
發(fā)明人 馮璟;徐衛(wèi)豐 申請（專利權(quán)）人 西安乾景防務(wù)技術(shù)有限公司
代理機(jī)構(gòu) 西安佩騰特知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 姚敏杰
地址 710077陜西省西安市高新區(qū)錦業(yè)路135號藍(lán)曉科技園3號樓4層
法律狀態(tài) -

摘要

摘要 本發(fā)明屬于雷達(dá)信號處理技術(shù)領(lǐng)域，涉及一種基于FPGA的速度濾波器算法，包括以下步驟：1)將濾波器組系數(shù)裝訂在FPGA的片內(nèi)RAM上；2)雷達(dá)回波數(shù)據(jù)經(jīng)過脈沖壓縮之后，將脈組的數(shù)據(jù)存儲起來，存儲完成時觸發(fā)讀操作，按一定地址規(guī)則讀出數(shù)據(jù)，并將不同脈沖的相同距離單元放在一起；3)在讀取雷達(dá)回波數(shù)據(jù)的同時，將之前存儲在RAM中的濾波器組系數(shù)依次讀出，對應(yīng)相乘，相乘之后的結(jié)果進(jìn)行累加，累加完N個脈沖即完成一個速度單元濾波，最后將得到M個速度單元的濾波結(jié)果，完成速度濾波功能。本發(fā)明能夠靈活裝訂濾波器系數(shù)，同時濾波器階數(shù)不受限制；在具有FIR濾波器組的優(yōu)點(diǎn)的同時，能夠降低資源需求，易于實(shí)現(xiàn)且成本低。??