基于FFT算法的復序列互相關在FPGA上的加速實現(xiàn)方法及系統(tǒng)
基本信息
申請?zhí)?/td> | CN202011583461.8 | 申請日 | - |
公開(公告)號 | CN112597432A | 公開(公告)日 | 2021-04-02 |
申請公布號 | CN112597432A | 申請公布日 | 2021-04-02 |
分類號 | G06F17/14(2006.01)I;G06F7/523(2006.01)I | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 張平;劉解華;李保柱;王華;任為 | 申請(專利權)人 | 華力智芯(成都)集成電路有限公司 |
代理機構 | 成都先導云創(chuàng)知識產權代理事務所(普通合伙) | 代理人 | 李坤 |
地址 | 610000四川省成都市中國(四川)自由貿易試驗區(qū)成都市天府新區(qū)正興街道湖畔路北段715號4棟301、302、401、402 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了基于FFT算法的復序列互相關在FPGA上的加速實現(xiàn)方法及系統(tǒng),所述方法包括以下步驟:FFT運算步驟,利用FFT算法分別將兩個待互相關的復序列從時域轉換到頻域;共軛點乘運算步驟,將兩個完成時域到頻域轉換的復序列在頻域進行共軛點乘運算;IFFT運算步驟,利用IFFT算法將共軛點乘運算結果從頻域變換到時域,得到時域復序列;能量計算步驟,計算出IFFT運算步驟得到的時域復序列中每個點的能量,并輸出能量結果序列;判決步驟,搜索出能量計算步驟中所得到的能量最大值,該能量最大值的點所在的位置即為兩個復序列相關性最大點的位置。本發(fā)明能夠大大減少乘法運算次數(shù),真正做到低延時、高效率及時序易收斂。?? |
