一種低速M(fèi)IPI觀測式SOC芯片及其運(yùn)行方法

基本信息

申請?zhí)?/td> CN202111185491.8 申請日 -
公開（公告）號 CN113626360A 公開（公告）日 2021-11-09
申請公布號 CN113626360A 申請公布日 2021-11-09
分類號 G06F13/38;G06F13/28;G06F13/40;G06F15/78;G06F3/041 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 萬波;李景政;廖炳隆;袁野 申請（專利權(quán)）人 南京初芯集成電路有限公司
代理機(jī)構(gòu) - 代理人 -
地址 210043 江蘇省南京市浦口區(qū)華創(chuàng)路73號南京高新總部大廈A座14樓
法律狀態(tài) -

摘要

摘要 本發(fā)明提出了一種低速M(fèi)IPI觀測式SOC芯片及其運(yùn)行方法，所述芯片包括微控制單元、閃存存儲器、隨機(jī)存取存儲器、協(xié)議解析模塊、通道接口、總線仲裁模塊、DMA控制器、主串行外設(shè)接口以及從串行外設(shè)接口，芯片通過用于低速雙向傳輸通道接收其低速信號并轉(zhuǎn)換成并行信號，將數(shù)據(jù)寫入隨機(jī)存取存儲器，微控制單元讀取數(shù)據(jù)進(jìn)行解析識別指令，然后將響應(yīng)數(shù)據(jù)寫入隨機(jī)存取存儲器并通知協(xié)議解析模塊回送到主板。本發(fā)明利用普通輸入輸出管腳實(shí)現(xiàn)了對低速M(fèi)IPI控制信號進(jìn)行觀測，省去了高速M(fèi)IPIPHY模塊，低了芯片成本、功耗、難度和成本，滿足了消費(fèi)者的差異化需求。