FPGA內(nèi)部DSP模塊的測(cè)試方法

基本信息

申請(qǐng)?zhí)?/td> CN201811510144.6 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN109596976B 公開(kāi)（公告）日 2021-08-27
申請(qǐng)公布號(hào) CN109596976B 申請(qǐng)公布日 2021-08-27
分類號(hào) G01R31/317;G01R31/3181 分類 測(cè)量；測(cè)試;
發(fā)明人 劉偉;項(xiàng)宗杰;徐導(dǎo)進(jìn) 申請(qǐng)（專利權(quán)）人 上海精密計(jì)量測(cè)試研究所
代理機(jī)構(gòu) 上海航天局專利中心 代理人 余岢
地址 201109 上海市閔行區(qū)元江路3888號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明的FPGA內(nèi)部DSP模塊的測(cè)試方法包括：針對(duì)測(cè)試項(xiàng)目，PC機(jī)生成后綴為coe的數(shù)據(jù)文件并加載到FPGA內(nèi)部的RAM中；所述后綴為coe的數(shù)據(jù)文件偽隨機(jī)數(shù)和偽隨機(jī)數(shù)對(duì)應(yīng)的結(jié)果；在PC機(jī)上完成測(cè)試程序編寫；測(cè)試程序下載至FPGA，由測(cè)試程序?qū)PGA進(jìn)行配置；從RAM中讀取偽隨機(jī)數(shù)作為FPGA內(nèi)部DSP模塊的輸入；比對(duì)DSP模塊的輸出與RAM中的偽隨機(jī)數(shù)對(duì)應(yīng)的結(jié)果，獲得測(cè)試結(jié)果。本發(fā)明的FPGA內(nèi)部DSP模塊的測(cè)試方法利用FPGA內(nèi)部的RAM存放和讀取所需要的偽隨機(jī)數(shù)來(lái)實(shí)現(xiàn)DSP功能全覆蓋測(cè)試。