K系列FPGA內(nèi)部CLB模塊定位及通用性配置測試方法

基本信息

申請?zhí)?/td> CN201811518304.1 申請日 -
公開（公告）號 CN109655740B 公開（公告）日 2021-07-27
申請公布號 CN109655740B 申請公布日 2021-07-27
分類號 G01R31/3185（2006.01）I 分類 測量；測試;
發(fā)明人 王立恒;項宗杰;徐導(dǎo)進 申請（專利權(quán)）人 上海精密計量測試研究所
代理機構(gòu) 上海航天局專利中心 代理人 余岢
地址 201109上海市閔行區(qū)元江路3888號
法律狀態(tài) -

摘要

摘要 本發(fā)明提供K7系列FPGA內(nèi)部CLB模塊定位及通用性配置測試方法，包括：定位FPGA內(nèi)部所有CLB模塊的具體位置；對CLB模塊陣列進行左右對等分，每等分中同行CLB模塊并行，同列CLB模塊串行進行配置，實現(xiàn)CLB資源的全覆蓋；對配置的CLB模塊陣列進行內(nèi)建自測試，通過實際輸出的數(shù)據(jù)與預(yù)期數(shù)據(jù)的比較，判斷CLB模塊陣列是否存在缺陷，若某個CLB模塊出現(xiàn)問題，根據(jù)輸出信號與時鐘的對應(yīng)關(guān)系，定位CLB模塊出錯的具體位置。本發(fā)明提供的K7系列FPGA內(nèi)部CLB模塊定位及通用性配置測試方法，實現(xiàn)了所有CLB模塊的定位，不用計算“空洞”陣列具體位置，優(yōu)化了配置程序，實現(xiàn)了最優(yōu)化的配置次數(shù)，配置程序具有通用性，減少了程序重復(fù)編寫的時間。