FPGA內(nèi)部DSP模塊的測試方法

基本信息

申請?zhí)?/td> CN201811510144.6 申請日 -
公開（公告）號 CN109596976B 公開（公告）日 2021-08-27
申請公布號 CN109596976B 申請公布日 2021-08-27
分類號 G01R31/317;G01R31/3181 分類 測量；測試;
發(fā)明人 劉偉;項(xiàng)宗杰;徐導(dǎo)進(jìn) 申請（專利權(quán)）人 上海精密計(jì)量測試研究所
代理機(jī)構(gòu) 上海航天局專利中心 代理人 余岢
地址 201109 上海市閔行區(qū)元江路3888號
法律狀態(tài) -

摘要

摘要 本發(fā)明的FPGA內(nèi)部DSP模塊的測試方法包括：針對測試項(xiàng)目，PC機(jī)生成后綴為coe的數(shù)據(jù)文件并加載到FPGA內(nèi)部的RAM中；所述后綴為coe的數(shù)據(jù)文件偽隨機(jī)數(shù)和偽隨機(jī)數(shù)對應(yīng)的結(jié)果；在PC機(jī)上完成測試程序編寫；測試程序下載至FPGA，由測試程序?qū)PGA進(jìn)行配置；從RAM中讀取偽隨機(jī)數(shù)作為FPGA內(nèi)部DSP模塊的輸入；比對DSP模塊的輸出與RAM中的偽隨機(jī)數(shù)對應(yīng)的結(jié)果，獲得測試結(jié)果。本發(fā)明的FPGA內(nèi)部DSP模塊的測試方法利用FPGA內(nèi)部的RAM存放和讀取所需要的偽隨機(jī)數(shù)來實(shí)現(xiàn)DSP功能全覆蓋測試。