基于FPGA的以太網(wǎng)MACIP的板級(jí)驗(yàn)證結(jié)構(gòu)和方法

基本信息

申請(qǐng)?zhí)?/td> CN202111131813.0 申請(qǐng)日 -
公開（公告）號(hào) CN113901754A 公開（公告）日 2022-01-07
申請(qǐng)公布號(hào) CN113901754A 申請(qǐng)公布日 2022-01-07
分類號(hào) G06F30/398（2020.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王賓;任萱;周芝梅;王曉勇;田安琪;朱尤祥;馮晨;劉庚;董新洲 申請(qǐng)（專利權(quán)）人 國(guó)網(wǎng)思極紫光（青島）微電子科技有限公司
代理機(jī)構(gòu) 北京清亦華知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 羅嵐
地址 100084北京市海淀區(qū)清華園
法律狀態(tài) -

摘要

摘要 本申請(qǐng)?zhí)岢鲆环N基于FPGA的以太網(wǎng)MACIP的板級(jí)驗(yàn)證結(jié)構(gòu)和方法，該方法包括：選擇不同的測(cè)試case設(shè)置，對(duì)對(duì)端平臺(tái)進(jìn)行寄存器配置，并通過SPI對(duì)待測(cè)試端平臺(tái)的硬件進(jìn)行測(cè)試模式的配置，保證對(duì)端平臺(tái)和待測(cè)試端平臺(tái)的配置參數(shù)分別對(duì)應(yīng)；控制待測(cè)試端平臺(tái)進(jìn)行測(cè)試并對(duì)測(cè)試過程進(jìn)行監(jiān)控得到測(cè)試數(shù)據(jù)；在對(duì)端平臺(tái)將原始產(chǎn)生的隨機(jī)數(shù)據(jù)和從待測(cè)試端傳輸過來的測(cè)試數(shù)據(jù)進(jìn)行比對(duì)，收集錯(cuò)誤情況得出當(dāng)前case的測(cè)試結(jié)果；將各個(gè)case下的數(shù)據(jù)驗(yàn)證結(jié)果進(jìn)行記錄和搜集，將一些錯(cuò)誤數(shù)據(jù)存儲(chǔ)在RAM中待查，將結(jié)果通過uart接口打印到對(duì)端平臺(tái)連接的電腦屏幕上。本申請(qǐng)構(gòu)建了一套全自動(dòng)的板級(jí)驗(yàn)證方法學(xué)，成本較低，測(cè)試場(chǎng)景構(gòu)建簡(jiǎn)單，能夠靈活適用于各種實(shí)現(xiàn)方式的MACIP的板級(jí)驗(yàn)證。