一種交錯(cuò)的ADC的乒乓預(yù)采樣保持緩沖器

基本信息

申請?zhí)?/td> CN202110241518.4 申請日 -
公開（公告）號 CN113098516A 公開（公告）日 2021-07-09
申請公布號 CN113098516A 申請公布日 2021-07-09
分類號 H03M1/12（2006.01）I 分類 基本電子電路;
發(fā)明人 郭嘯峰;陳潤;陳振騏;陳勇剛 申請（專利權(quán)）人 深圳市紐瑞芯科技有限公司
代理機(jī)構(gòu) 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 廖元秋
地址 518000廣東省深圳市龍崗區(qū)天安云谷3棟B座2603
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種交錯(cuò)的ADC的乒乓預(yù)采樣保持緩沖器，屬于集成電路設(shè)計(jì)中的模數(shù)轉(zhuǎn)換器電路技術(shù)領(lǐng)域。該緩沖器包括在信號鏈路中的乒乓結(jié)構(gòu)的預(yù)采樣保持緩沖器電路和乒乓時(shí)鐘產(chǎn)生電路；該預(yù)采樣保持緩沖器電路由第一級射級跟隨隔離器，預(yù)采樣保持電路，第二級源級跟隨隔離器組成；該乒乓時(shí)鐘產(chǎn)生電路由復(fù)位信號相移電路和兩個(gè)互為鏡像的二分頻器組成。本發(fā)明具有經(jīng)典預(yù)采樣保持緩沖器不需要額外校準(zhǔn)子通道ADC采樣延時(shí)誤差的優(yōu)點(diǎn)，同時(shí)利用乒乓架構(gòu)將預(yù)采樣保持緩沖器的速率要求降低了一倍，實(shí)現(xiàn)更簡潔和具有魯邦性，實(shí)現(xiàn)成本也低得多。