一種基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收方法及系統(tǒng)
基本信息
申請?zhí)?/td> | CN202010601396.0 | 申請日 | - |
公開(公告)號 | CN111934962B | 公開(公告)日 | 2021-09-21 |
申請公布號 | CN111934962B | 申請公布日 | 2021-09-21 |
分類號 | H04L12/40(2006.01)I | 分類 | 電通信技術(shù); |
發(fā)明人 | 鄒亮;劉晉;陳曦;楊雅馨 | 申請(專利權(quán))人 | 四川九洲空管科技有限責(zé)任公司 |
代理機構(gòu) | 成都九鼎天元知識產(chǎn)權(quán)代理有限公司 | 代理人 | 管高峰 |
地址 | 621000四川省綿陽市科創(chuàng)園區(qū)九洲大道255號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供了一種基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收方法,包括:S1、對接收的429+端和?端數(shù)據(jù)進行毛刺濾除;S2、在+端和?端有且僅有一端電平為高的數(shù)據(jù)是開始計時,并緩存接收到的數(shù)據(jù),在+端或?端發(fā)生跳變時結(jié)束計時同時結(jié)束緩存,得到計時t1,計時t1時間段內(nèi)接收到的數(shù)據(jù);S3、在數(shù)據(jù)接收+端或者?端從高電平跳變到低電平開始計時,直到+端或?端從低電平跳變到高電平停止計時,得到計時t2;S4、將計時t1與計時t2相加得到接收一位429數(shù)據(jù)所需的時間t3;S5、從緩存的數(shù)據(jù)中提取t3的長度的數(shù)據(jù),得到一位429數(shù)據(jù);S6、重復(fù)步驟S1?S5 32次,即可得到完整的一個429數(shù)據(jù)。本發(fā)明能保證發(fā)送設(shè)備的429數(shù)據(jù)發(fā)送速率發(fā)生變化可以自適應(yīng)的進行正確的接收。 |
