一種用于芯片級聯(lián)編程的接口電路

基本信息

申請?zhí)?/td> CN201910653909.X 申請日 -
公開（公告）號 CN110515878A 公開（公告）日 2019-11-29
申請公布號 CN110515878A 申請公布日 2019-11-29
分類號 G06F13/42 分類 計算；推算；計數(shù);
發(fā)明人 張吉儒;葉兆屏 申請（專利權(quán)）人 上海摩芯半導(dǎo)體技術(shù)有限公司
代理機構(gòu) 西安恒泰知識產(chǎn)權(quán)代理事務(wù)所 代理人 王芳
地址 上海市黃浦區(qū)中國(上海)自由貿(mào)易試驗區(qū)祖沖之路1077號2幢2411室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種用于芯片級聯(lián)編程的接口電路，包括MCU和N節(jié)芯片IC1～ICN；IC1～ICN具有相同的結(jié)構(gòu)，均具有SCL端、SDA端、CLUP端、DAUP端、CLDN端以及DADN端；其中，芯片ICi的CLUP端和DAUP端分別連接至芯片ICi+1的CLDN端和DADN端，1≤i≤N?1；芯片IC1的SCL端連接至MCU的scl端，芯片IC1的SDA端連接至MCU的sda端，芯片IC1的CLDN端和DADN端的均接地VSS；芯片IC2～ICN的SCL端和SDA端均接地VSS；芯片ICN的CLUP端和DAUP端均接地VSS。本發(fā)明克服了傳統(tǒng)編程電路只能對一節(jié)芯片編程的缺點，實現(xiàn)了對任意節(jié)級聯(lián)應(yīng)用的芯片的可靠編程，從而提高了編程電路的應(yīng)用范圍和靈活性。