基于LDPC的譯碼方法、裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)

基本信息

申請(qǐng)?zhí)?/td> CN202010264070.3 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113497629A 公開(kāi)（公告）日 2021-10-12
申請(qǐng)公布號(hào) CN113497629A 申請(qǐng)公布日 2021-10-12
分類號(hào) H03M13/11（2006.01）I 分類 基本電子電路;
發(fā)明人 李驁;徐興安;羅為;姜青山 申請(qǐng)（專利權(quán)）人 富華科精密工業(yè)（深圳）有限公司
代理機(jī)構(gòu) 深圳市賽恩倍吉知識(shí)產(chǎn)權(quán)代理有限公司 代理人 王娟;徐麗
地址 518109廣東省深圳市龍華區(qū)龍華街道東環(huán)二路二號(hào)富士康科技園F8b區(qū)廠房1棟3層
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于LDPC的譯碼方法、裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。本發(fā)明根據(jù)更新后的校驗(yàn)節(jié)點(diǎn)的值及公式Vn→m（xn）＝∑m′eM（n）\mEm→m（xn）對(duì)所述比特節(jié)點(diǎn)的值進(jìn)行更新，根據(jù)公式i其中Vi＝1*sign（ymeM（n））+∑m→nEm→m（xn）對(duì)更新后的所述比特節(jié)點(diǎn)的值進(jìn)行硬判決得到判決后的比特節(jié)點(diǎn)的值，及將判決后的比特節(jié)點(diǎn)的值與所述譯碼器的校驗(yàn)矩陣進(jìn)行點(diǎn)乘運(yùn)算后根據(jù)運(yùn)算結(jié)果得到譯碼結(jié)果。本發(fā)明實(shí)現(xiàn)了在譯碼準(zhǔn)確度可以接受的情況下，降低時(shí)延和資源使用量的效果。