基于可編程門陣列FPGA的加速器控制方法及系統(tǒng)
基本信息
申請?zhí)?/td> | CN201811593716.1 | 申請日 | - |
公開(公告)號 | CN109683523B | 公開(公告)日 | 2019-04-26 |
申請公布號 | CN109683523B | 申請公布日 | 2019-04-26 |
分類號 | G05B19/042(2006.01)I | 分類 | 控制;調(diào)節(jié); |
發(fā)明人 | 薛冰;范瀟;王紅召;鐘都都;王冬;張煜東;史金倩;李俊江;葉青;夏炎 | 申請(專利權(quán))人 | 北京固鴻科技有限公司 |
代理機(jī)構(gòu) | 北京知呱呱知識產(chǎn)權(quán)代理有限公司 | 代理人 | 中國人民解放軍96630部隊(duì);北京固鴻科技有限公司 |
地址 | 100096北京市昌平區(qū)回龍觀七里渠北村 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明實(shí)施例公開了一種基于可編程門陣列FPGA的加速器控制方法及系統(tǒng),該系統(tǒng)包括:輸入電路;輸出電路,與所述輸入電路信號連接;光纖觸發(fā)輸出電路,與所述輸出電路信號連接;供電電源,與所述光纖觸發(fā)輸出電路信號連接,以提供可變電壓;現(xiàn)場可編程門陣列電路,與所述光線觸發(fā)輸出電路信號連接,以控制觸發(fā)時(shí)序控制電路接收同步信號輸入、磁控管觸發(fā)使能、電子槍觸發(fā)使能、高壓放電、超低劑量模式的時(shí)序。本發(fā)明實(shí)施例的有益效果為:FPGA使用邏輯處理專用硬件,速度快,并且各條處理路徑是并行的;FPGA可重新配置,同一硬件可根據(jù)不同任務(wù)重新構(gòu)建,使用方式的靈活性上近乎無限;FPGA可根據(jù)需要配置I/O數(shù)量和功能。?? |
