一種三維集成電路器件結構及其制備方法

基本信息

申請?zhí)?/td> CN201510226919.7 申請日 -
公開（公告）號 CN104952795A 公開（公告）日 2015-09-30
申請公布號 CN104952795A 申請公布日 2015-09-30
分類號 H01L21/822(2006.01)I;B81C1/00(2006.01)I 分類 基本電氣元件;
發(fā)明人 郭昌松 申請（專利權）人 深圳市海泰康微電子有限公司
代理機構 深圳市恒申知識產權事務所（普通合伙） 代理人 陳健
地址 518000 廣東省深圳市南山區(qū)朗山路16號華瀚科技大廈C座502室
法律狀態(tài) -

摘要

摘要 本發(fā)明適用于集成電路制備領域，提供了一種三維集成電路的制備方法，包括：A，提供底層；B，在底層形成一非晶形半導體層，并進行金屬誘導側面晶體化處理，并據(jù)此制作第一電子電路元件層；C，在第i電子電路元件層上形成一鈍化氧化層，在鈍化氧化層上制作第i+1電子電路元件層；其中，i為自然數(shù)且初始值為1；D，將第i+1電子電路元件層中的每一電子電路元件電連接至之前形成的所有電子電路元件層的相應電子電路元件；E，以i的步長為1的方式重復執(zhí)行B至D，直至制作出目標層數(shù)的集成電路。本發(fā)明能夠簡單靈活的在任何已經(jīng)存在的結構上制作電子電路元器件，還可以制造無數(shù)層電路元器件的3D結構，還可以解決多晶硅薄膜晶體管較差性能的問題。