用于高頻電路設(shè)計(jì)的LDMOS晶體管及其制備方法

基本信息

申請(qǐng)?zhí)?/td> CN201510224612.3 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN104966734A 公開(kāi)（公告）日 2015-10-07
申請(qǐng)公布號(hào) CN104966734A 申請(qǐng)公布日 2015-10-07
分類(lèi)號(hào) H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L29/66(2006.01)I 分類(lèi) 基本電氣元件;
發(fā)明人 郭昌松 申請(qǐng)（專(zhuān)利權(quán)）人 深圳市海泰康微電子有限公司
代理機(jī)構(gòu) 深圳市恒申知識(shí)產(chǎn)權(quán)事務(wù)所（普通合伙） 代理人 深圳市海泰康微電子有限公司
地址 518000 廣東省深圳市南山區(qū)朗山路16號(hào)華瀚科技大廈C座502室
法律狀態(tài) -

摘要

摘要 本發(fā)明適用于半導(dǎo)體器件領(lǐng)域，提供了一種用于高頻電路設(shè)計(jì)的LDMOS晶體管及其制備方法，該晶體管具有BNL-PSOI-LDMOS的結(jié)構(gòu)。本發(fā)明同時(shí)引入部分絕緣層上硅PSOI和N型硅埋層(Buried?N-type?Layer，BNL)兩種結(jié)構(gòu)，使得高壓LDMOS器件硅膜層容納載流子的能力更強(qiáng)，從而使得電流增大，導(dǎo)致器件的導(dǎo)通電阻(On-resistance，Ron)降低；另一方面，N型硅埋層可以向漏區(qū)下方的埋氧層中引入更多的電場(chǎng)，從而提高器件的耐壓能力，同時(shí)由于PSOI引入的硅窗口，使得襯底層也可以分擔(dān)部分電壓，可以進(jìn)一步提高器件的耐壓能力，從而晶體管的擊穿電壓(Breakdown?Voltage，BV)最高。因此，本發(fā)明為高壓SOI-LDMOS進(jìn)一步的性能優(yōu)化，以及高壓集成電路設(shè)計(jì)提供了一個(gè)新的選擇。