集成組合件、其制作方法、半導體存儲器及電子設(shè)備

基本信息

申請?zhí)?/td> CN202010271223.7 申請日 -
公開（公告）號 CN113496994A 公開（公告）日 2021-10-12
申請公布號 CN113496994A 申請公布日 2021-10-12
分類號 H01L23/528（2006.01）I;H01L21/768（2006.01）I;H01L27/11507（2017.01）I;H01L27/22（2006.01）I;H01L27/24（2006.01）I 分類 基本電氣元件;
發(fā)明人 金一球;李俊杰;周娜;楊濤;李俊峰;王文武 申請（專利權(quán)）人 真芯（北京）半導體有限責任公司
代理機構(gòu) 北京辰權(quán)知識產(chǎn)權(quán)代理有限公司 代理人 付婧
地址 100029北京市朝陽區(qū)北土城西路3號
法律狀態(tài) -

摘要

摘要 本公開提供一種集成組合件、其制作方法及電子設(shè)備。本公開的集成組合件包括：半導體結(jié)構(gòu)、襯層和頂部配線，所述襯層形成在所述半導體結(jié)構(gòu)的側(cè)壁上，并向上延伸至所述半導體結(jié)構(gòu)的頂部以上，形成開口；所述頂部配線通過所述開口中的第一接觸與所述半導體結(jié)構(gòu)頂部電連接。該集成組合件，在制作其頂部配線時，不需要新增形成接觸塞的掩模板、光刻工藝及蝕刻工藝，使得頂部電極的連接配線形成較易，且從頂部連接配線構(gòu)造與形成方法上來看相對費用較低，節(jié)約制作成本。