熔絲結(jié)構(gòu)以及形成熔絲結(jié)構(gòu)的方法

基本信息

申請?zhí)?/td> CN201010244197.5 申請日 -
公開（公告）號 CN102347269B 公開（公告）日 2014-03-12
申請公布號 CN102347269B 申請公布日 2014-03-12
分類號 H01L21/768(2006.01)I;H01L23/525(2006.01)I 分類 基本電氣元件;
發(fā)明人 毛劍宏 申請（專利權(quán)）人 鎮(zhèn)江芯納微電子有限公司
代理機構(gòu) 北京集佳知識產(chǎn)權(quán)代理有限公司 代理人 上海麗恒光微電子科技有限公司;西安宜升光電科技有限公司
地址 201203 上海市浦東新區(qū)張江高科技園區(qū)龍東大道3000號5號樓501B室
法律狀態(tài) -

摘要

摘要 種熔絲結(jié)構(gòu)以及形成熔絲結(jié)構(gòu)的方法，該方法包括：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有電路結(jié)構(gòu)，在所述電路結(jié)構(gòu)上形成有金屬互連層；在所述金屬互連層上形成熔絲以及熔絲與所述金屬互連層的互連結(jié)構(gòu)，所述熔絲的材料選自多晶鍺硅、多晶鍺、非晶硅、非晶鍺或者非晶鍺硅。由于多晶鍺硅、多晶鍺、非晶硅、非晶鍺、非晶鍺硅的電阻值高，在熔斷多晶鍺硅熔絲、多晶鍺熔絲、非晶硅熔絲、非晶鍺熔絲或者非晶鍺硅熔絲時，所需熔斷電流小，不易破壞相關(guān)的電路結(jié)構(gòu)，該方法形成的熔絲結(jié)構(gòu)堆疊在金屬互連層上，不會占用芯片面積，因此節(jié)省芯片面積，降低制造成本；而且其形成工藝簡單。