多核異相處理的系統(tǒng)級芯片和集成電路

基本信息

申請?zhí)?/td> CN202110873229.6 申請日 -
公開（公告）號 CN113505095A 公開（公告）日 2021-10-15
申請公布號 CN113505095A 申請公布日 2021-10-15
分類號 G06F15/78（2006.01）I;G06F1/08（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 不公告發(fā)明人 申請（專利權(quán)）人 上海壁仞智能科技有限公司
代理機構(gòu) 北京路浩知識產(chǎn)權(quán)代理有限公司 代理人 蔣娟
地址 201114上海市閔行區(qū)陳行公路2388號16幢13層1302室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種多核異相處理的系統(tǒng)級芯片和集成電路，其中系統(tǒng)級芯片包括：用于輸出時鐘信號的時鐘模塊；至少兩個支持異步處理的內(nèi)核；用于將所述時鐘模塊輸出的時鐘信號以不同相位傳輸至各內(nèi)核的延遲連接模塊。本發(fā)明通過延遲連接模塊將時鐘模塊輸出的時鐘信號以不同相位傳輸至至少兩個支持異步處理的內(nèi)核，以使得不同內(nèi)核的時鐘信號相位不同，從而錯開不同內(nèi)核根據(jù)時鐘信號進行任務處理的時機，將原本同時觸發(fā)的電涌噪聲分散至時鐘信號周期的不同位置，進而有效減小了SOC，尤其是超大功率SOC的電涌峰值和噪聲峰值。