一種使用模擬計(jì)算的神經(jīng)網(wǎng)絡(luò)芯片
基本信息
| 申請(qǐng)?zhí)?/td> | CN201611111667.4 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN108154226B | 公開(kāi)（公告）日 | 2021-09-03 |
| 申請(qǐng)公布號(hào) | CN108154226B | 申請(qǐng)公布日 | 2021-09-03 |
| 分類(lèi)號(hào) | G06N3/063;G11C11/16 | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 戴瑾;郭一民;陳峻 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 上海磁宇信息科技有限公司 |
| 代理機(jī)構(gòu) | 上海容慧專(zhuān)利代理事務(wù)所（普通合伙） | 代理人 | 于曉菁 |
| 地址 | 201800 上海市嘉定區(qū)城北路235號(hào)二號(hào)樓二層 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 一種使用模擬計(jì)算的神經(jīng)網(wǎng)絡(luò)芯片包括：由多個(gè)MTJ存儲(chǔ)單元組成的存儲(chǔ)陣列，每一個(gè)存儲(chǔ)單元由一個(gè)磁隧道結(jié)和一個(gè)選通MOS晶體管串聯(lián)，通過(guò)行地址解碼器和列地址解碼器選擇存儲(chǔ)陣列中的存儲(chǔ)單元；存儲(chǔ)陣列的每一列配置一個(gè)置于高阻態(tài)的參考單元；存儲(chǔ)陣列的每一列配置兩個(gè)MOS晶體管，其中兩個(gè)MOS晶體管的柵極均連接至神經(jīng)元的輸入信號(hào)，兩個(gè)MOS晶體管中的一個(gè)MOS晶體管的源極連接至相應(yīng)列的源極線信號(hào)，兩個(gè)MOS晶體管中的另一個(gè)MOS晶體管的源極連接至相應(yīng)列的參考單元的源極線；所述一個(gè)MOS晶體管的漏極連接第一電壓值，所述另一個(gè)MOS晶體管的漏極連接第二電壓值，第一電壓值減去MTJ存儲(chǔ)單元的基準(zhǔn)電位的差值等于MTJ存儲(chǔ)單元的基準(zhǔn)電位減去第二電壓值的差值。 |
