一種序列化文件解析裝置及方法
基本信息
申請?zhí)?/td> | CN201310029514.5 | 申請日 | - |
公開(公告)號 | CN103970746A | 公開(公告)日 | 2014-08-06 |
申請公布號 | CN103970746A | 申請公布日 | 2014-08-06 |
分類號 | G06F17/30(2006.01)I | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 李軼強;王金英;馬玉玲 | 申請(專利權)人 | 沈陽銳易特軟件技術有限公司 |
代理機構 | 沈陽東大知識產(chǎn)權代理有限公司 | 代理人 | 梁焱 |
地址 | 110179 遼寧省沈陽市渾南新區(qū)世紀路22號702-2室 | ||
法律狀態(tài) | - |
摘要
摘要 | 一種序列化文件解析裝置及方法,該裝置包括FPGA、PCI-E電路、加密電路、DDR2電路和電源電路;FPGA用于將接收到的序列化文件分解成文件塊并采用VTD模型進行解析得到序列化文件解析結果;電源電路通過PCI-E接口從計算機獲取供電;電源電路用于為FPGA、加密電路和DDR2電路供電;加密電路用于對FPGA中的數(shù)據(jù)進行加密操作;PCI-E電路、加密電路和DDR2電路均與FPGA相連,PCI-E電路與計算機的PCI-E接口連接,電源電路分別連接FPGA、加密電路和DDR2電路。本方法以VTD模型為基礎,將一個序列化文件“分解”為多個序列化文件塊,對各文件塊同步進行解析,各文件塊分別得到VTD記錄,將多個VTD記錄合并得到序列化文件的VTD記錄。將序列化文件分塊且同步的進行解析操作,縮短解析時間,提高解析的效率。 |
