一種實(shí)時(shí)更新編碼型閃快記憶體

基本信息

申請(qǐng)?zhí)?/td> CN202120086290.1 申請(qǐng)日 -
公開(kāi)(公告)號(hào) CN213876702U 公開(kāi)(公告)日 2021-08-03
申請(qǐng)公布號(hào) CN213876702U 申請(qǐng)公布日 2021-08-03
分類(lèi)號(hào) G06F8/654(2018.01)I;G06F13/42(2006.01)I 分類(lèi) 計(jì)算;推算;計(jì)數(shù);
發(fā)明人 韓健;秦剛 申請(qǐng)(專利權(quán))人 中科九度(北京)空間信息技術(shù)有限責(zé)任公司
代理機(jī)構(gòu) 北京志霖恒遠(yuǎn)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 代理人 許媛媛
地址 100089北京市海淀區(qū)北四環(huán)西路19號(hào)22號(hào)樓1層2號(hào)
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開(kāi)了一種實(shí)時(shí)更新編碼型閃快記憶體,包括上位機(jī)和電路板,上位機(jī)和電路板之間通過(guò)串口通信方式通信;上位機(jī)包括碼流程序文件、人機(jī)界面、串口驅(qū)動(dòng)、串口收發(fā)模塊,人機(jī)界面的指令下發(fā)需更新的碼流程序文件,并且依次通過(guò)串口驅(qū)動(dòng)、串口收發(fā)模塊與電路板連接,發(fā)送碼流數(shù)據(jù)指令;電路板包括接口單元、Flash儲(chǔ)存單元、FPGA單元控制和數(shù)據(jù)中心,接口單元與串口收發(fā)模塊連接,接口單元接收碼流數(shù)據(jù)指令并向FPGA單元控制和數(shù)據(jù)中心輸送,F(xiàn)PGA單元控制和數(shù)據(jù)中心和Flash儲(chǔ)存單元相連接,F(xiàn)PGA單元控制和數(shù)據(jù)中心識(shí)別碼流數(shù)據(jù)指令后更新到Flash儲(chǔ)存單元中完成串口更新程序過(guò)程。本產(chǎn)品出現(xiàn)掉電等原因使程序更新失敗可從原有程序成功加載。