一種用于半導(dǎo)體器件的疊加封裝工藝及半導(dǎo)體器件

基本信息

申請?zhí)?/td> CN201910927364.7 申請日 -
公開（公告）號 CN110649905A 公開（公告）日 2020-01-03
申請公布號 CN110649905A 申請公布日 2020-01-03
分類號 H03H3/10（2006.01）; H03H3/007（2006.01） 分類 基本電子電路;
發(fā)明人 李林萍; 盛荊浩; 江舟 申請（專利權(quán)）人 湖州錦晟股權(quán)投資合伙企業(yè)（有限合伙）
代理機(jī)構(gòu) 廈門福貝知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 杭州見聞錄科技有限公司
地址 313000 浙江省湖州市康山街道紅豐路1366號3幢1219-23
法律狀態(tài) -

摘要

摘要 本發(fā)明的實(shí)施例提出了一種用于半導(dǎo)體器件的疊加封裝工藝及半導(dǎo)體器件，該工藝包括以下步驟：制備主晶圓，主晶圓的正面預(yù)留有封裝鍵合區(qū)域；制備副晶圓，副晶圓的正面預(yù)留有封裝鍵合區(qū)域，并且在副晶圓的正面加工出若干凹槽；將主晶圓和副晶圓的封裝鍵合區(qū)域鍵合在一起來實(shí)現(xiàn)兩個(gè)晶圓的疊加；以及對副晶圓的背面進(jìn)行研磨或打薄直到主晶圓的至少部分區(qū)域從凹槽暴露出。該工藝非常適用于制造二合一和雙工器芯片，尤其適用于制造聲波濾波器。本發(fā)明提出了一種新的晶圓級疊加封裝結(jié)構(gòu)，實(shí)現(xiàn)die疊加方式的晶圓級封裝，同時(shí)具備兩顆芯片的功能，能夠大幅地減少封裝體積和芯片面積，和兩顆獨(dú)立封裝的芯片的體積相比僅為其60％左右。