聯(lián)合封裝高端和低端芯片的半導(dǎo)體器件及其制造方法
基本信息
申請(qǐng)?zhí)?/td> | CN201110310147.7 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN103035631B | 公開(公告)日 | 2015-07-29 |
申請(qǐng)公布號(hào) | CN103035631B | 申請(qǐng)公布日 | 2015-07-29 |
分類號(hào) | H01L25/07(2006.01)I;H01L23/31(2006.01)I;H01L23/367(2006.01)I;H01L21/56(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 龔玉平;薛彥迅;趙良 | 申請(qǐng)(專利權(quán))人 | 重慶萬國(guó)半導(dǎo)體科技有限公司 |
代理機(jī)構(gòu) | 上海信好專利代理事務(wù)所(普通合伙) | 代理人 | 萬國(guó)半導(dǎo)體(開曼)股份有限公司;重慶萬國(guó)半導(dǎo)體科技有限公司 |
地址 | 英屬西印度群島開曼群島大開曼島KY1-1107郵政信箱709瑪麗街122號(hào)和風(fēng)樓 | ||
法律狀態(tài) | - |
摘要
摘要 | 一種聯(lián)合封裝高端和低端芯片的半導(dǎo)體器件及其制造方法,該器件中低端和高端芯片分別粘貼在導(dǎo)電的引線框架的兩邊,使低端芯片的底部漏極電性連接載片基座的頂面,高端芯片的頂部源極通過對(duì)應(yīng)的焊球,電性連接在載片基座的底面。本發(fā)明中由于低端芯片、引線框架的載片基座、高端芯片是立體布置的,能夠減小整個(gè)器件的尺寸;將三者塑封之后,所述高端芯片背面覆蓋的金屬層或?qū)щ娊饘儋N片,暴露設(shè)置在該半導(dǎo)體器件背面的封裝體以外,有效改善器件的散熱性能。 |
