半導(dǎo)體存儲(chǔ)器制備方法及半導(dǎo)體存儲(chǔ)器
基本信息
| 申請(qǐng)?zhí)?/td> | CN201910592710.0 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN110491785A | 公開(kāi)（公告）日 | 2019-11-22 |
| 申請(qǐng)公布號(hào) | CN110491785A | 申請(qǐng)公布日 | 2019-11-22 |
| 分類(lèi)號(hào) | H01L21/304（2006.01）; H01L21/78（2006.01）; H01L21/56（2006.01） | 分類(lèi) | 基本電氣元件; |
| 發(fā)明人 | 彭澤忠 | 申請(qǐng)（專利權(quán)）人 | 成都皮兆永存科技有限公司 |
| 代理機(jī)構(gòu) | 成都惠迪專利事務(wù)所（普通合伙） | 代理人 | 成都皮兆永存科技有限公司 |
| 地址 | 610000 四川省成都市高新區(qū)府城大道西段399號(hào)5棟1單元11層3號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 半導(dǎo)體存儲(chǔ)器制備方法及半導(dǎo)體存儲(chǔ)器，涉及半導(dǎo)體及生產(chǎn)制備工藝。本發(fā)明的半導(dǎo)體存儲(chǔ)器制備方法包括下述步驟：a、采用半導(dǎo)體集成電路制造工藝，在晶圓上制作基本存儲(chǔ)模塊陣列，基本存儲(chǔ)模塊具有IO電路接口；b、對(duì)晶圓劃片，得到存儲(chǔ)芯片；c、將分離得到的存儲(chǔ)芯片進(jìn)行封裝；所述步驟a中，正交方向相鄰基本存儲(chǔ)模塊的IO電路接口通過(guò)互聯(lián)線連接；所述步驟b為，按照預(yù)定的存儲(chǔ)芯片容量，確定存儲(chǔ)芯片內(nèi)所包含的基本存儲(chǔ)模塊的數(shù)量及存儲(chǔ)芯片邊緣線的位置，然后沿存儲(chǔ)芯片邊緣線劃片，同時(shí)切斷跨越邊緣線的互聯(lián)線，將存儲(chǔ)芯片整體從晶圓分離。采用本發(fā)明的技術(shù)，能以一套掩模生產(chǎn)不同容量的存儲(chǔ)器，極大的降低了工藝成本。 |
