數(shù)據(jù)同步方法、裝置、電子設(shè)備及存儲(chǔ)介質(zhì)

基本信息

申請(qǐng)?zhí)?/td> CN202110786981.7 申請(qǐng)日 -
公開（公告）號(hào) CN113419599A 公開（公告）日 2021-09-21
申請(qǐng)公布號(hào) CN113419599A 申請(qǐng)公布日 2021-09-21
分類號(hào) G06F1/12（2006.01）I;G06F13/42（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 毛慶洲;周昊;吳安磊;余建偉;劉勇;胡慶武 申請(qǐng)（專利權(quán)）人 武漢珞珈伊云光電技術(shù)有限公司
代理機(jī)構(gòu) 北京超凡宏宇專利代理事務(wù)所（特殊普通合伙） 代理人 衡滔
地址 430205湖北省武漢市東湖新技術(shù)開發(fā)區(qū)武大園路7號(hào)武大科技園3S地球空間信息產(chǎn)業(yè)基地三區(qū)9棟2層03室-3
法律狀態(tài) -

摘要

摘要 本申請(qǐng)?zhí)峁┮环N數(shù)據(jù)同步方法、裝置、電子設(shè)備及存儲(chǔ)介質(zhì)，包括：在AD芯片為測(cè)試模式下，針對(duì)AD芯片的多個(gè)數(shù)據(jù)位通道中的每個(gè)數(shù)據(jù)位通道，獲取FPGA中與該數(shù)據(jù)位通道對(duì)應(yīng)連接的I/O口連續(xù)輸出的多個(gè)信號(hào)；該數(shù)據(jù)位通道被配置為每隔M個(gè)時(shí)鐘周期輸出一個(gè)第一信號(hào)至對(duì)應(yīng)的I/O口，其余每個(gè)時(shí)鐘周期輸出一個(gè)第二信號(hào)至對(duì)應(yīng)的I/O口；第一信號(hào)和第二信號(hào)不同；確定多個(gè)信號(hào)的連續(xù)M個(gè)信號(hào)中的第一信號(hào)的數(shù)量；在確定數(shù)量不為一個(gè)時(shí)，將對(duì)應(yīng)的I/O口對(duì)應(yīng)的延時(shí)模塊的第一延時(shí)參數(shù)的值加1，直至各個(gè)I/O口各自連續(xù)輸出的M個(gè)信號(hào)中的第一信號(hào)的數(shù)量均為一個(gè)時(shí)，將AD芯片配置為正常工作模式，保證各個(gè)I/O口輸出的信號(hào)的中心與FPGA的內(nèi)部時(shí)鐘沿對(duì)齊，實(shí)現(xiàn)數(shù)據(jù)同步。