集成磁隔離芯片的邊沿檢測(cè)電路及邊沿轉(zhuǎn)換電路
基本信息
| 申請(qǐng)?zhí)?/td> | CN201921367598.2 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN210958308U | 公開(kāi)（公告）日 | 2020-07-07 |
| 申請(qǐng)公布號(hào) | CN210958308U | 申請(qǐng)公布日 | 2020-07-07 |
| 分類號(hào) | H03K5/125(2006.01)I;H03K5/06(2006.01)I | 分類 | 基本電子電路; |
| 發(fā)明人 | 王佐;袁思彤;文守甫;王建斌;羅和平;程瑜;李威 | 申請(qǐng)（專利權(quán)）人 | 宜賓市敘芯半導(dǎo)體有限公司 |
| 代理機(jī)構(gòu) | 成都惠迪專利事務(wù)所（普通合伙） | 代理人 | 宜賓市敘芯半導(dǎo)體有限公司 |
| 地址 | 644000四川省宜賓市敘州區(qū)城北新區(qū)青龍街2號(hào)1棟11層1號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 集成磁隔離芯片的邊沿檢測(cè)電路和邊沿轉(zhuǎn)換電路，涉及集成電路技術(shù)。本實(shí)用新型包括：第一PMOS管，其源極接參考高電平，漏極接第二PMOS管的源極，柵極接信號(hào)輸入端和第一輸出點(diǎn)；第二PMOS管，其漏極接第二參考點(diǎn)，其柵極接第三PMOS管的柵極和漏極；第三PMOS管，其源極接參考高電平，其漏極通過(guò)第一電流源接地；第四NMOS管，其源極接地，柵極和漏極接第五NMOS管的柵極，漏極還接第二電流源的輸出端；第五NMOS管，其源極接第六NMOS管的漏極，其漏極接第二輸出點(diǎn)，漏極還通過(guò)電容接地；第六NMOS管，其源極接地，柵極接信號(hào)輸入端。本實(shí)用新型的優(yōu)點(diǎn)是電壓比較穩(wěn)定，沒(méi)有了漏極寄生電容充放電的問(wèn)題，開(kāi)關(guān)速度快，而且沒(méi)有電荷分流的問(wèn)題。同時(shí)解決了數(shù)字控制信號(hào)電荷注入的問(wèn)題。?? |
