一種用于充電管理的T型柱芯片的制備方法
基本信息
申請?zhí)?/td> | CN202111313491.1 | 申請日 | - |
公開(公告)號 | CN114141625A | 公開(公告)日 | 2022-03-04 |
申請公布號 | CN114141625A | 申請公布日 | 2022-03-04 |
分類號 | H01L21/336(2006.01)I;H01L29/06(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 顧嵐雁;林河北;胡慧雄 | 申請(專利權(quán))人 | 深圳市金譽半導體股份有限公司 |
代理機構(gòu) | 深圳峰誠志合知識產(chǎn)權(quán)代理有限公司 | 代理人 | 李明香 |
地址 | 518000廣東省深圳市龍華區(qū)大浪街道浪口社區(qū)華昌路315號1層(華昌路工業(yè)區(qū)14棟1-3層,17棟1-3層) | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了用于充電管理的T型柱芯片的制備方法,包括在第一外延層上形成第一溝槽,對第一溝槽光刻形成位于第一溝槽兩側(cè)的第二溝槽,沿第一刻蝕窗口光刻去除部分第二外延層形成第三溝槽,向第三溝槽內(nèi)填充多晶硅形成第一多晶硅層,沿第二刻蝕窗口光刻去除所述第二外延層形成第四溝槽,對所述第四溝槽進行光刻,去除第二溝槽內(nèi)的第二外延層和部分第一多晶硅層形成與第四溝槽垂直的第五溝槽和位于第五溝槽上的第二多晶硅層,去除第二多晶硅層露出所述第一溝槽,向第一溝槽內(nèi)填充第三外延層,去除第一溝槽內(nèi)的第三外延層,保留第二溝槽內(nèi)的第二外延層、第三外延層,向第一溝槽內(nèi)填充第四外延層,調(diào)整PN柱電荷平衡,提升了器件的工作性能。 |
