半導(dǎo)體嵌入式混合封裝結(jié)構(gòu)及其制作方法

基本信息

申請(qǐng)?zhí)?/td> CN201510845904.9 申請(qǐng)日 -
公開（公告）號(hào) CN106816416B 公開（公告）日 2020-02-14
申請(qǐng)公布號(hào) CN106816416B 申請(qǐng)公布日 2020-02-14
分類號(hào) H01L23/31;H01L23/49;H01L23/528;H01L21/56 分類 基本電氣元件;
發(fā)明人 蔡親佳 申請(qǐng)（專利權(quán)）人 浙江熔城半導(dǎo)體有限公司
代理機(jī)構(gòu) 南京利豐知識(shí)產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） 代理人 王鋒
地址 215000 江蘇省蘇州市蘇州工業(yè)園區(qū)南榭雨街18號(hào)菁華公寓6幢1503室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種半導(dǎo)體嵌入式混合封裝結(jié)構(gòu)及其制作方法，該封裝結(jié)構(gòu)包括：線路板，其具有相對(duì)設(shè)置的第一表面和第二表面；設(shè)于線路板內(nèi)的、至少用以容置半導(dǎo)體芯片(Bare Die)和半導(dǎo)體芯片封裝體(Semiconductor Package)的開口或空腔；設(shè)置于開口或空腔內(nèi)的半導(dǎo)體芯片；設(shè)置于開口或空腔內(nèi)的半導(dǎo)體芯片封裝體；封裝材料，至少用以覆蓋線路板的第一表面及填充開口或空腔內(nèi)未被半導(dǎo)體芯片及半導(dǎo)體芯片封裝體占據(jù)的空間；重布線層，至少用于電氣連接半導(dǎo)體芯片，半導(dǎo)體芯片封裝體和線路板。本發(fā)明中的半導(dǎo)體嵌入式混合封裝結(jié)構(gòu)及其制作方法采用線路板嵌入式技術(shù)方案，可以簡化半導(dǎo)體芯片和半導(dǎo)體芯片封裝體的整合工藝流程，提高集成品質(zhì)和性能，有效減小集成面積。