集成ESD的SiC功率MOSFET器件及制備方法

基本信息

申請?zhí)?/td> CN202110321862.4 申請日 -
公開（公告）號 CN112951922A 公開（公告）日 2021-06-11
申請公布號 CN112951922A 申請公布日 2021-06-11
分類號 H01L29/78;H01L27/02;H01L21/336 分類 基本電氣元件;
發(fā)明人 陳欣璐;黃興;張梓豪;隋金池;龔牧峰 申請（專利權(quán)）人 派恩杰半導(dǎo)體（杭州）有限公司
代理機構(gòu) 杭州五洲普華專利代理事務(wù)所（特殊普通合伙） 代理人 姚宇吉
地址 311215 浙江省杭州市蕭山區(qū)寧圍街道悅盛國際中心603室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種集成ESD的SiC功率MOSFET器件及其制備方法，由于用于ESD的PN結(jié)二極管是集成在MOSFET器件本身需要的柵極壓焊區(qū)下方，不需要額外的芯片面積，不會影響芯片的集成度。且柵極壓焊區(qū)的面積較大，使得PN結(jié)二極管的面積也可以較大，PN結(jié)二極管環(huán)繞在柵極壓焊區(qū)的下方，可以利用柵極壓焊區(qū)的面積，增大PN結(jié)二極管的面積提高ESD泄放能力；由于通過調(diào)節(jié)PN結(jié)邊緣的形貌和摻雜濃度就可以調(diào)節(jié)PN結(jié)二極管的擊穿電壓，因此通過在第一摻雜離子重注入?yún)^(qū)和第二摻雜離子注入?yún)^(qū)的邊緣設(shè)置多個尖峰角，就可以調(diào)節(jié)PN結(jié)二極管的擊穿電壓；且所述PN結(jié)二極管的形成是和形成MOSFET器件的工藝步驟同步進行，不額外增加光刻掩膜步驟，不會增加芯片制作成本。