一種基于SRAM的存內(nèi)計(jì)算電路、裝置及電子設(shè)備

基本信息

申請?zhí)?/td> CN202111176583.X 申請日 -
公開（公告）號 CN113889158A 公開（公告）日 2022-01-04
申請公布號 CN113889158A 申請公布日 2022-01-04
分類號 G11C7/12（2006.01）I;G11C7/10（2006.01）I 分類 信息存儲;
發(fā)明人 佘一奇;鄭堅(jiān)斌;吳守道 申請（專利權(quán)）人 蘇州兆芯半導(dǎo)體科技有限公司
代理機(jī)構(gòu) 北京匯思誠業(yè)知識產(chǎn)權(quán)代理有限公司 代理人 邵飛
地址 215000江蘇省蘇州市自由貿(mào)易試驗(yàn)區(qū)蘇州片區(qū)蘇州工業(yè)園區(qū)星湖街328號創(chuàng)意產(chǎn)業(yè)園6-1002單元
法律狀態(tài) -

摘要

摘要 本申請實(shí)施例提供的一種基于SRAM的存內(nèi)計(jì)算電路、裝置及電子設(shè)備，所述電路包括包含有鎖存器的SRAM存儲單元、第一傳輸單元、第二傳輸單元及邏輯運(yùn)算單元；第一傳輸單元的第一控制端與SRAM存儲單元內(nèi)鎖存器的第一輸出端連接，第一傳輸單元的第二控制端與第一位線連接，第一傳輸單元的第一端與邏輯運(yùn)算單元的第一輸入端及第三位線連接；第一傳輸單元的第二端接地或接電源；第二傳輸單元的第一控制端與SRAM存儲單元內(nèi)鎖存器的第二輸出端連接，第二傳輸單元的第二控制端與第二位線連接，第二傳輸單元的第一端與邏輯運(yùn)算單元的第二輸入端及第四位線連接；第二傳輸單元的第二端接地或接電源。用以降低實(shí)現(xiàn)難度。