SRAM全加器及多比特SRAM全加器
基本信息
| 申請(qǐng)?zhí)?/td> | CN202011110766.7 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112214197A | 公開（公告）日 | 2021-01-12 |
| 申請(qǐng)公布號(hào) | CN112214197A | 申請(qǐng)公布日 | 2021-01-12 |
| 分類號(hào) | G06F7/501(2006.01)I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 徐柯;王林;陳根華;李世程 | 申請(qǐng)（專利權(quán)）人 | 蘇州兆芯半導(dǎo)體科技有限公司 |
| 代理機(jī)構(gòu) | 上海弼興律師事務(wù)所 | 代理人 | 楊東明;張冉 |
| 地址 | 215123江蘇省蘇州市蘇州工業(yè)園區(qū)星湖街328號(hào)創(chuàng)意產(chǎn)業(yè)園11-103單元 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種SRAM全加器及多比特SRAM全加器，所述SRAM全加器包括數(shù)據(jù)寫入電路、靈敏放大器和邏輯運(yùn)算電路；所述數(shù)據(jù)寫入電路用于寫入邏輯數(shù)、第一操作數(shù)和第二操作數(shù)，并根據(jù)所述邏輯數(shù)、所述第一操作數(shù)和所述第二操作數(shù)輸出電壓數(shù)據(jù)；所述靈敏放大器用于根據(jù)所述電壓數(shù)據(jù)生成電平信號(hào)；所述邏輯運(yùn)算電路用于根據(jù)所述電平信號(hào)輸出表征所述第一操作數(shù)和所述第二操作數(shù)的和的和信號(hào)。本申請(qǐng)基于SRAM實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)和基本的布爾運(yùn)算，配合一定的邏輯電路，實(shí)現(xiàn)全加器的功能，不需要額外的參考電路，且對(duì)存儲(chǔ)器的讀寫操作通路分開，提高了穩(wěn)定性和可靠性。?? |
