SRAM時(shí)序測(cè)試電路及測(cè)試方法

基本信息

申請(qǐng)?zhí)?/td> CN201310303166.6 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN103325422B 公開(kāi)（公告）日 2016-03-23
申請(qǐng)公布號(hào) CN103325422B 申請(qǐng)公布日 2016-03-23
分類號(hào) G11C29/08(2006.01)I 分類 信息存儲(chǔ);
發(fā)明人 王林 申請(qǐng)（專利權(quán)）人 蘇州兆芯半導(dǎo)體科技有限公司
代理機(jī)構(gòu) 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 代理人 王學(xué)強(qiáng)
地址 215021 江蘇省蘇州市工業(yè)園區(qū)創(chuàng)意產(chǎn)業(yè)園11-103單元
法律狀態(tài) -

摘要

摘要 本發(fā)明揭示了一種SRAM時(shí)序測(cè)試電路及測(cè)試方法，所述測(cè)試電路包括SRAM存儲(chǔ)單元和測(cè)試電路單元，所述測(cè)試電路單元包括與所述SRAM存儲(chǔ)單元連接的第一模式切換電路，與所述第一模式切換電路連接的邊沿信號(hào)觸發(fā)電路，與所述邊沿信號(hào)觸發(fā)電路相連的第二模式切換電路。第一模式切換電路具有第一使能端，第二模式切換電路具有第二使能端，根據(jù)第一使能端和第二使能端的信號(hào)控制不同，在測(cè)試電路中可分別形成第一環(huán)形振蕩電路和第二環(huán)形振蕩電路，通過(guò)測(cè)量?jī)蓚€(gè)環(huán)形振蕩電路的輸出振蕩周期，從而精確得到SRAM存儲(chǔ)單元讀取數(shù)據(jù)的時(shí)間值。本發(fā)明可通過(guò)自動(dòng)布線工具完成，具有測(cè)量誤差小、精度高、測(cè)量簡(jiǎn)單的優(yōu)點(diǎn)。