CPU模塊、主板、服務(wù)器和運(yùn)算設(shè)備

基本信息

申請?zhí)?/td> CN202120324469.6 申請日 -
公開（公告）號 CN214427934U 公開（公告）日 2021-10-19
申請公布號 CN214427934U 申請公布日 2021-10-19
分類號 G06F30/392（2020.01）I;G06F30/398（2020.01）I;G06F115/12（2020.01）N 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王嘉誠;狄浩成 申請（專利權(quán)）人 中誠華隆計(jì)算機(jī)技術(shù)有限公司
代理機(jī)構(gòu) 北京漢之知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 王立紅
地址 100085北京市海淀區(qū)上地三街9號F座8層807-3
法律狀態(tài) -

摘要

摘要 本申請?zhí)峁┮环NCPU模塊、主板、服務(wù)器和運(yùn)算設(shè)備。所述CPU模塊包括CPU裸片、內(nèi)存顆粒芯片、封裝層和基板。CPU裸片包括多個裸片子單元，多個裸片子單元拼裝成有底面、側(cè)面和頂部開口的3D立體結(jié)構(gòu)，側(cè)面的裸片子單元與底面的裸片子單元電氣連接，3D立體結(jié)構(gòu)的側(cè)面和底面預(yù)留有信號管腳。內(nèi)存顆粒芯片與3D立體結(jié)構(gòu)的側(cè)面緊密貼合，并與3D立體結(jié)構(gòu)側(cè)面的信號管腳相連。封裝層用于封裝CPU裸片和內(nèi)存顆粒芯片?；逶O(shè)置在3D立體結(jié)構(gòu)的底面，且與3D立體結(jié)構(gòu)底面的信號管腳相連，作為3D立體結(jié)構(gòu)和內(nèi)存顆粒芯片構(gòu)成的CPU模塊的對外信號管腳。本申請的技術(shù)方案有效降低處理器和內(nèi)存之間信號傳遞干擾、降低主板設(shè)計(jì)難度。