一種三維芯片的布局方法、裝置及終端設(shè)備

基本信息

申請(qǐng)?zhí)?/td> CN202210296612.4 申請(qǐng)日 -
公開（公告）號(hào) CN114692552A 公開（公告）日 2022-07-01
申請(qǐng)公布號(hào) CN114692552A 申請(qǐng)公布日 2022-07-01
分類號(hào) G06F30/392（2020.01）I;G06F30/398（2020.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 涂宏斌;劉雨芃;趙瑞敏;徐學(xué)明;徐任玉 申請(qǐng)（專利權(quán)）人 中國(guó)長(zhǎng)城科技集團(tuán)股份有限公司
代理機(jī)構(gòu) 深圳中一聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 代理人 -
地址 518000廣東省深圳市南山區(qū)科技園長(zhǎng)城計(jì)算機(jī)大廈
法律狀態(tài) -

摘要

摘要 本申請(qǐng)適用于計(jì)算機(jī)技術(shù)領(lǐng)域，提供了一種三維芯片的布局方法、裝置及終端設(shè)備，所述方法包括：獲取多個(gè)待布局芯片的至少一個(gè)初始布局結(jié)果；將至少一個(gè)初始布局結(jié)果輸入至已訓(xùn)練的功耗預(yù)測(cè)模型進(jìn)行處理，得到至少一個(gè)初始布局結(jié)果中每個(gè)初始布局結(jié)果對(duì)應(yīng)的功耗預(yù)測(cè)值，功耗預(yù)測(cè)模型為以帶有功耗預(yù)測(cè)值的芯片布局結(jié)果作為訓(xùn)練集訓(xùn)練獲得的神經(jīng)網(wǎng)絡(luò)；根據(jù)每個(gè)初始布局結(jié)果對(duì)應(yīng)的功耗預(yù)測(cè)值，從至少一個(gè)初始布局結(jié)果中選取最終布局結(jié)果。本申請(qǐng)?zhí)峁┑娜S芯片的布局方法考慮到了功耗對(duì)三維芯片布局的影響，不僅提高了三維芯片的布局準(zhǔn)確率，還降低了三維芯片的功耗，進(jìn)而延長(zhǎng)了三維芯片的使用壽命。