一種FPGA優(yōu)化處理APF控制帶寬和高次諧波的方法

基本信息

申請(qǐng)?zhí)?/td> CN202110836643.X 申請(qǐng)日 -
公開（公告）號(hào) CN113690888A 公開（公告）日 2021-11-23
申請(qǐng)公布號(hào) CN113690888A 申請(qǐng)公布日 2021-11-23
分類號(hào) H02J3/01 分類 發(fā)電、變電或配電;
發(fā)明人 趙爽;楊洋;高金鑫;孫賢大;王繼浩;張萬金;吳然;陳朋;張坤;魏洪實(shí);張巍 申請(qǐng)（專利權(quán)）人 遼寧榮信興業(yè)電力技術(shù)有限公司
代理機(jī)構(gòu) 鞍山嘉訊科技專利事務(wù)所（普通合伙） 代理人 張群
地址 114044 遼寧省鞍山市鐵東區(qū)科技路108號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種FPGA優(yōu)化處理APF控制帶寬和高次諧波的方法，在APF裝置的控制裝置的主控芯片與外部AD采樣信號(hào)之間加入FPGA芯片；通過對(duì)APF裝置過采樣技術(shù)下的控制延時(shí)分析，得出過采樣運(yùn)算的提高控制帶寬的優(yōu)勢(shì)；利用FPGA芯片并行處理的優(yōu)點(diǎn)實(shí)現(xiàn)過采樣技術(shù)和DFT運(yùn)算，利用過采樣技術(shù)實(shí)時(shí)檢測電網(wǎng)中的諧波電流；將諧波電流加入到APF補(bǔ)償電流的計(jì)算中，通過DQ0變換輸出APF補(bǔ)償電流，閉環(huán)實(shí)時(shí)響應(yīng)系統(tǒng)外界干擾。利用FPGA并行處理的方式實(shí)現(xiàn)過采樣技術(shù)和DFT運(yùn)算，實(shí)時(shí)檢測負(fù)載測，電網(wǎng)側(cè)，以及補(bǔ)償側(cè)的2?50次諧波電流，進(jìn)而實(shí)時(shí)補(bǔ)償諧波電流。通過過采樣技術(shù)可以使控制系統(tǒng)抗混疊濾波器帶寬提高，從而可以減少延時(shí)，提高控制系統(tǒng)電流環(huán)帶寬。