半導體結(jié)構(gòu)
基本信息
申請?zhí)?/td> | CN202220325100.1 | 申請日 | - |
公開(公告)號 | CN216958032U | 公開(公告)日 | 2022-07-12 |
申請公布號 | CN216958032U | 申請公布日 | 2022-07-12 |
分類號 | H01L27/108(2006.01)I;H01L21/8242(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 許耀光;蔡建成;鄭俊義;吳建山;賈世元;周芷伊 | 申請(專利權(quán))人 | 福建省晉華集成電路有限公司 |
代理機構(gòu) | 北京聿宏知識產(chǎn)權(quán)代理有限公司 | 代理人 | - |
地址 | 362200福建省泉州市晉江市集成電路科學園聯(lián)華大道88號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本實用新型公開了一種半導體結(jié)構(gòu),包括排列成陣列的多個有源圖案以及包圍所述多個有源圖案的周圍圖案。至少一個分支圖案連接在周圍圖案的內(nèi)側(cè)邊緣上。分支圖案與有源圖案具有相同的延伸方向,且周圍圖案的端部與緊鄰的有源圖案的端部切齊。分支圖案可使有源圖案陣列與周圍圖案之間具有較均勻的圖案密度,幫助絕緣層較容易完全填充有源圖案和周圍圖案之間的間隙。 |
