半導體結(jié)構(gòu)及其制造方法

基本信息

申請?zhí)?/td> CN202210323738.6 申請日 -
公開（公告）號 CN114759032A 公開（公告）日 2022-07-15
申請公布號 CN114759032A 申請公布日 2022-07-15
分類號 H01L27/108（2006.01）I;H01L21/8242（2006.01）I 分類 基本電氣元件;
發(fā)明人 童宇誠;張欽福 申請（專利權(quán)）人 福建省晉華集成電路有限公司
代理機構(gòu) 上海思捷知識產(chǎn)權(quán)代理有限公司 代理人 -
地址 362200福建省泉州市晉江市集成電路科學園聯(lián)華大道88號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種半導體結(jié)構(gòu)，包括第一底電極和第二底電極設(shè)置在襯底上。第一底電極包括第一側(cè)壁和第二側(cè)壁，第二底電極包括第三側(cè)壁和第四側(cè)壁，且第二側(cè)壁面向第三側(cè)壁。上部支撐層位于第一底電極和第二底電極之間并且接觸第二側(cè)壁和第三側(cè)壁。上部支撐層與襯底之間包括空腔。電容介質(zhì)層，位于所述第一底電極和所述第二底電極上。導電材料，位于所述電容介質(zhì)層上并填滿空腔。第一側(cè)壁的上部包括一斜坡輪廓，且斜坡輪廓的一下端不低于上部支撐層的下表面。斜坡輪廓可改善電容介質(zhì)層的均勻性并幫助導電材料填滿空腔。