FPGA集成電路基于布局的高扇出線網(wǎng)優(yōu)化方法和優(yōu)化系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN202111388741.8 申請(qǐng)日 -
公開（公告）號(hào) CN114036886A 公開（公告）日 2022-02-11
申請(qǐng)公布號(hào) CN114036886A 申請(qǐng)公布日 2022-02-11
分類號(hào) G06F30/347（2020.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王欽克 申請(qǐng)（專利權(quán)）人 上海安路信息科技股份有限公司
代理機(jī)構(gòu) 北京成創(chuàng)同維知識(shí)產(chǎn)權(quán)代理有限公司 代理人 蔡純;劉靜
地址 200434上海市虹口區(qū)紀(jì)念路500號(hào)5幢202室
法律狀態(tài) -

摘要

摘要 本公開提供一種FPGA集成電路基于布局的高扇出線網(wǎng)優(yōu)化方法和系統(tǒng)，每個(gè)線網(wǎng)包括連接在一個(gè)驅(qū)動(dòng)器件和多個(gè)輸出器件之間的多條連接線，優(yōu)化方法包括：在多條連接線的輸出端分別標(biāo)記時(shí)序關(guān)鍵度；為每個(gè)時(shí)序關(guān)鍵度分別設(shè)定群集控制參數(shù)；獲取線網(wǎng)的時(shí)序關(guān)鍵度并根據(jù)群集控制參數(shù)判斷其是否為需要拆分的高扇出線網(wǎng)；對(duì)需要拆分的線網(wǎng)采用聚簇算法根據(jù)群集控制參數(shù)將多個(gè)輸出器件拆分為多個(gè)群集；基于驅(qū)動(dòng)器件復(fù)制多個(gè)副本，將其分配給多個(gè)群集作為其中的驅(qū)動(dòng)器件。該優(yōu)化方法和系統(tǒng)定義了時(shí)序關(guān)鍵度并據(jù)此設(shè)置群集控制參數(shù)，基于這些參數(shù)拆分線網(wǎng)，群集內(nèi)部的關(guān)聯(lián)度高，器件傳輸性能提升，算法精準(zhǔn)快速，提高拆分效率并降低成本，簡(jiǎn)化了線網(wǎng)布局。