基于靜態(tài)配置數(shù)字電路的浮點數(shù)乘累加控制方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN202110707511.7 申請日 -
公開（公告）號 CN113434113B 公開（公告）日 2022-03-11
申請公布號 CN113434113B 申請公布日 2022-03-11
分類號 G06F7/485（2006.01）I;G06F7/487（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 馬向華;邊立劍;王文好 申請（專利權(quán)）人 上海安路信息科技股份有限公司
代理機構(gòu) 上海恒銳佳知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 黃海霞
地址 200434上海市虹口區(qū)紀念路500號5幢202室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種基于靜態(tài)配置數(shù)字電路的浮點數(shù)乘累加控制方法，應(yīng)用于乘累加器，所述乘累加器包括浮點數(shù)加法器，包括計算臨時寄存器的所有輸入周期和所有輸出周期，若所述乘累加器的最后一次加運算的運行周期與任意所述輸入周期相同，將所述浮點數(shù)加法器在最后一次加運算的運行周期輸出的數(shù)據(jù)作為寄存數(shù)據(jù)寄存到所述臨時寄存器中，若所述乘累加器的最后一次加運算的運行周期與任意所述輸出周期相同，將所述臨時寄存器中對應(yīng)周期存儲的數(shù)據(jù)作為所述浮點數(shù)加法器的第一輸入值，將所述浮點數(shù)加法器在最后一次加運算的運行周期輸出的數(shù)據(jù)作為所述浮點數(shù)加法器的第二輸入值，極大的節(jié)約了硬件資源的使用。本發(fā)明還提供了一種浮點數(shù)乘累加控制系統(tǒng)。