一種基于并行PLB的數(shù)據(jù)處理方法、裝置及計(jì)算機(jī)存儲(chǔ)介質(zhì)
基本信息
申請(qǐng)?zhí)?/td> | CN201910499697.4 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN110223216A | 公開(公告)日 | 2019-09-10 |
申請(qǐng)公布號(hào) | CN110223216A | 申請(qǐng)公布日 | 2019-09-10 |
分類號(hào) | G06T1/20(2006.01)I; G06T1/60(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 王一鳴; 黃虎才 | 申請(qǐng)(專利權(quán))人 | 西安博圖希電子科技有限公司 |
代理機(jī)構(gòu) | 西安維英格知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | 西安博圖希電子科技有限公司;西安芯瞳半導(dǎo)體技術(shù)有限公司 |
地址 | 710077 陜西省西安市高新區(qū)唐延南路十號(hào)中興產(chǎn)業(yè)園主研發(fā)樓D605 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明實(shí)施例公開了一種基于并行PLB的數(shù)據(jù)處理方法、裝置及計(jì)算機(jī)存儲(chǔ)介質(zhì);該方法可以應(yīng)用于具有多路并行PLB的GPU架構(gòu),所述方法包括:命令處理器檢測(cè)到計(jì)算陣列完成頂點(diǎn)著色處理后,按照設(shè)定的分發(fā)順序分批向所述多路并行PLB中的每一路PLB分發(fā)頂點(diǎn)數(shù)據(jù)信息;每路所述PLB根據(jù)接收到的頂點(diǎn)數(shù)據(jù)信息從顯存中讀取渲染后的頂點(diǎn)數(shù)據(jù),并根據(jù)讀取到的頂點(diǎn)數(shù)據(jù)構(gòu)造對(duì)應(yīng)的多邊形鏈表PL;每路所述PLB將構(gòu)造得到的對(duì)應(yīng)PL按照設(shè)定的寫入順序回寫到顯存GDDR中;所述計(jì)算陣列從所述顯存中按所述寫入順序讀取每路PL,并根據(jù)所述讀取到的PL進(jìn)行光柵化及片元著色處理。 |
