一種多層打線封裝的三維模型識別及構(gòu)建方法

基本信息

申請?zhí)?/td> CN202111366138.X 申請日 -
公開（公告）號 CN114299223A 公開（公告）日 2022-04-08
申請公布號 CN114299223A 申請公布日 2022-04-08
分類號 G06T17/00（2006.01）I;G06F30/20（2020.01）I;G06F113/18（2020.01）N 分類 計算；推算；計數(shù);
發(fā)明人 欒志雨 申請（專利權(quán)）人 芯瑞微（上海）電子科技有限公司
代理機(jī)構(gòu) 大連大工智訊專利代理事務(wù)所（特殊普通合伙） 代理人 崔雪
地址 201306上海市浦東新區(qū)環(huán)湖西二路888號C樓
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及芯片封裝技術(shù)領(lǐng)域，提供一種多層打線封裝的三維模型識別及構(gòu)建方法，包括：步驟1，構(gòu)建包含打線封裝參數(shù)的打線信息文件，其中，所述打線封裝參數(shù)包括打線名稱、打線層次、打線材料、打線方向、打線直徑、打線弧高、芯片高度、芯片側(cè)角、終點傾角、起始層、終止層、起點坐標(biāo)、終點坐標(biāo)；步驟2，依次定義每一條高速信號線的打線信息文件；步驟3，根據(jù)打線信息文件，進(jìn)行建模。本發(fā)明能夠正確識別多層打線的弧高、位置等信息，進(jìn)而利用這些信息進(jìn)行三維模型構(gòu)建。