一種芯片的失效定位方法

基本信息

申請?zhí)?/td> CN202010042395.7 申請日 -
公開（公告）號 CN111123077B 公開（公告）日 2022-03-08
申請公布號 CN111123077B 申請公布日 2022-03-08
分類號 G01R31/28（2006.01）ICN 101123245 A,2008.02.13;CN 103487744 A,2014.01.01;CN 110299299 A,2019.10.01;CN 209167476 U,2019.07.26;US 2009002000 A1,2009.01.01 龔瑜.電源管理IC失效模式驗證及定位方法.《半導(dǎo)體技術(shù)》.2018,第43卷（第5期）,正文第2節(jié).;陳選龍等.基于熱激光激發(fā)OBIRCH技術(shù)的失效分析.《半導(dǎo)體技術(shù)》.2015,第40卷（第1期）,73-78.;崔嘉等.EMMI/OBIRCH在大規(guī)模集成電路芯片失效分析中的應(yīng)用.《第三十一屆中國（天津）2017IT、網(wǎng)絡(luò)、信息技術(shù)、電子、儀器儀表創(chuàng)新學(xué)術(shù)會議》.2017,163-166. 分類 測量；測試;
發(fā)明人 龔瑜;黃彩清;吳凌;劉穎 申請（專利權(quán)）人 深圳賽意法微電子有限公司
代理機構(gòu) 廣州市越秀區(qū)哲力專利商標(biāo)事務(wù)所（普通合伙） 代理人 葛燕婷
地址 518038廣東省深圳市福田區(qū)福保街道福田保稅區(qū)桃花路16號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種芯片的失效定位方法，包括如下步驟：連接步驟：將待測芯片與驅(qū)動電路相接，并將OBIRCH機器的電源輸出端與待測芯片的輸入端或輸出端相接；加電步驟：依照模擬芯片或數(shù)字電路芯片的加電順序依次對待測芯片的輸入端和/或輸出端進(jìn)行加電，當(dāng)對各輸入端加電完成之后時，獲取失效定位圖像以判斷是否存在缺陷。本發(fā)明的芯片的失效定位方法通過對不同的芯片端位進(jìn)行加電進(jìn)而待測芯片工作，使得OBIRCH機器實現(xiàn)對芯片的動態(tài)檢測，并且采用本發(fā)明的方法進(jìn)行實現(xiàn)定位檢測成本低廉、且節(jié)約時間。