一種FPGA系統(tǒng)時(shí)鐘頻率設(shè)定系統(tǒng)

基本信息

申請?zhí)?/td> CN202010614690.5 申請日 -
公開（公告）號(hào) CN111857236B 公開（公告）日 2022-03-22
申請公布號(hào) CN111857236B 申請公布日 2022-03-22
分類號(hào) G06F1/08（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 葛海亮;李仁剛;闞宏偉;劉鈞鍇 申請（專利權(quán)）人 浪潮電子信息產(chǎn)業(yè)股份有限公司
代理機(jī)構(gòu) 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 代理人 劉新雷
地址 250101山東省濟(jì)南市高新區(qū)浪潮路1036號(hào)
法律狀態(tài) -

摘要

摘要 本申請公開了一種FPGA系統(tǒng)時(shí)鐘頻率設(shè)定系統(tǒng)，包括：時(shí)鐘資源管理器、時(shí)鐘頻率判定模塊和負(fù)反饋配置模塊；時(shí)鐘資源管理器，用于根據(jù)時(shí)鐘頻率配置寄存器中的數(shù)值輸出相應(yīng)時(shí)鐘頻率的時(shí)鐘信號(hào)；時(shí)鐘頻率判定模塊，用于獲取反饋信號(hào)，根據(jù)反饋信號(hào)輸出相應(yīng)的調(diào)整信號(hào)至負(fù)反饋配置模塊；負(fù)反饋配置模塊，用于根據(jù)調(diào)整信號(hào)，向時(shí)鐘資源管理器輸出與調(diào)整信號(hào)對應(yīng)的時(shí)鐘頻率配置寄存器中的數(shù)值。本申請時(shí)鐘頻率判定模塊根據(jù)反饋信號(hào)判斷是否需要調(diào)整時(shí)鐘頻率，輸出相應(yīng)的調(diào)整信號(hào)至負(fù)反饋配置模塊，由負(fù)反饋配置模塊獲取相應(yīng)的時(shí)鐘頻率配置寄存器中的數(shù)值，并發(fā)送至?xí)r鐘資源管理器，改變輸出的時(shí)鐘頻率，使時(shí)鐘頻率能夠根據(jù)實(shí)際應(yīng)用需求進(jìn)行動(dòng)態(tài)調(diào)整。