分頻結構
基本信息
申請?zhí)?/td> | CN202010122250.8 | 申請日 | - |
公開(公告)號 | CN113315491A | 公開(公告)日 | 2021-08-27 |
申請公布號 | CN113315491A | 申請公布日 | 2021-08-27 |
分類號 | H03K3/023(2006.01)I;H03K23/66(2006.01)I | 分類 | 基本電子電路; |
發(fā)明人 | 周航;吳召雷 | 申請(專利權)人 | 成都納能微電子有限公司 |
代理機構 | - | 代理人 | - |
地址 | 610000四川省成都市高新區(qū)益州大道1858號軟件園G5號樓708 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明涉及一種分頻結構,包括輸入時鐘信號端、與所述輸入時鐘信號端相連的第一整數(shù)分頻器及第二整數(shù)分頻器、與所述第一整數(shù)分頻器和所述第二整數(shù)分頻器相連的分頻比設置端、與所述第一整數(shù)分頻器和所述第二整數(shù)分頻器相連的倍頻電路、與所述倍頻電路相連的二分頻電路及與所述二分頻電路相連的輸出時鐘信號端,所述第一整數(shù)分頻器及所述第二整數(shù)分頻器根據(jù)所述輸入時鐘信號端的輸入時鐘頻率及所述分頻比設置端的分頻比,分別輸出第一時鐘信號及第二時鐘信號至所述倍頻電路,所述倍頻電路輸出第三時鐘信號至所述二分頻電路,所述二分頻電路產(chǎn)生占空比為50%的輸出時鐘至所述輸出時鐘信號端。 |
