一種可配置并行處理轉(zhuǎn)置預(yù)處理模塊

基本信息

申請(qǐng)?zhí)?/td> CN202111143570.2 申請(qǐng)日 -
公開（公告）號(hào) CN113849154A 公開（公告）日 2021-12-28
申請(qǐng)公布號(hào) CN113849154A 申請(qǐng)公布日 2021-12-28
分類號(hào) G06F5/06（2006.01）I;G06F7/78（2006.01）I;G06F13/38（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 牛硯波;張飛凱;戴春泉;劉紀(jì)陽(yáng);穆東 申請(qǐng)（專利權(quán)）人 理工雷科電子（西安）有限公司
代理機(jī)構(gòu) 西安合創(chuàng)非凡知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 馬英
地址 710003陜西省西安市高新區(qū)西太路526號(hào)信息產(chǎn)業(yè)園二期4號(hào)樓B4-01
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種可配置并行處理轉(zhuǎn)置預(yù)處理模塊，包括輸入端、輸出端、1轉(zhuǎn)N邏輯單元、行列轉(zhuǎn)置邏輯單元和N轉(zhuǎn)1邏輯單元，所述輸入端與1轉(zhuǎn)N邏輯單元連接，所述1轉(zhuǎn)N邏輯單元與行列轉(zhuǎn)置邏輯單元連接，所述行列轉(zhuǎn)置邏輯單元與N轉(zhuǎn)1邏輯單元連接，所述N轉(zhuǎn)1邏輯單元與輸出端連接，所述輸入端與輸出端均采用AXI Stream標(biāo)準(zhǔn)接口，位寬256bit，嵌入式軟件通過APB總線配置寄存器的值，通過bypass選擇1轉(zhuǎn)N邏輯單元或N轉(zhuǎn)1邏輯單元操作。本發(fā)明的優(yōu)點(diǎn)：對(duì)數(shù)據(jù)格式能夠?qū)崿F(xiàn)1轉(zhuǎn)N、N轉(zhuǎn)1，便于FFT等算法一次實(shí)現(xiàn)多行操作，具有靈活性、普遍性；數(shù)據(jù)提取邏輯單元與轉(zhuǎn)置邏輯單元結(jié)合，并設(shè)有bypass選擇設(shè)計(jì)，可進(jìn)行不同功能選擇，提升了系統(tǒng)時(shí)效性。